文章 ID: 000074184 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 05 日

為什麼我的 DDR2 UniPHY 控制器介面對背對背讀取或寫入指令的效率只有 50%？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    DDR2 UniPHY 和 ALTMEMPHY 核心所使用的高效能控制器 II （HPCII） 會在每一個其他控制器頻率週期上，背靠背地發出讀取/寫入指令（ afi_clk ）。

    如果您將爆破長度設定為 4 半速率控制器，則控制器將僅使用匯流排最大效率的 50%。這是半速率控制器在 4 次實作的突增長度下的預期行為。

    解決方法

    有兩個解決方法：

    1. 當您設定突增長度為 4 時，請使用全速率 HPCII 控制器。
    2. 當您設定爆破長度為 8 時，請使用半速率 HPCII 控制器。

    相關產品

    本文章適用於 8 產品

    Stratix® IV GX FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® III FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。