描述
由於 Intel® Quartus® Prime Pro Edition 軟體版本 20.3 和更早版本的問題，如果在郵件信箱用戶端Intel® FPGA IP或 Serial Flash Mailbox Client Intel® FPGA IP使用Intel® Stratix® 10 個裝置時存取快閃記憶體裝置時使用QSPI_SET_CS指令，主動序列設定頻率 （AS_CLK） 頻率會意外變更為 25MHz。
AS_CLK頻率可在「裝置與針腳選項」對話方塊的組態類別中，由主動序列頻率源功能表指定。 此設定應套用AS_CLK頻率，不僅適用于主動序列組態，也適用于這些 IPs 操作，但是一旦使用QSPI_SET_CS指令，AS_CLK頻率就會錯誤地變更為 25MHz。 沒有辦法將AS_CLK頻率回復回主動序列頻率源功能表中指定的頻率。
解決方法
為了避免此問題，請勿使用QSPI_SET_CS指令。
雖然郵件信箱用戶端Intel® FPGA IP使用者指南 和序列快閃信箱用戶端Intel® FPGA IP使用者指南 指示在四 SPI 操作前使用QSPI_SET_CS指令，但是當只有快閃裝置連接到 Intel Stratix 10 裝置，並且快閃記憶體裝置的晶片選擇連接到 Intel Stratix 10 裝置的 nCS[0] 時，就不需要使用。
當連接多個快閃裝置，並且需要QSPI_SET_CS指令來選取其中一個快閃記憶體裝置時，則沒有解決方法。
此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 21.1 開始修復。