文章 ID: 000074206 內容類型: 錯誤訊息 最近查看日期: 2013 年 08 月 27 日

警告 （12010）：實體即時「ALTLVDS_RX_component」上的埠「rx_fifo_reset」會連接到寬度 1 的訊號。模組中訊號的正式寬度是 <number_of_channels>. 額外的位會由 GND 驅動。</number_of_channels>

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Quartus® II 軟體版本 10.0 中的 ALTLVDS_RX 兆功能無法正確建立rx_fifo_reset所需的輸入埠數量。 此埠的寬度應等於通道數量。

    解決方法

    若要解決這個問題，請開啟設計中ALTLVDS_RX兆功能的 HDL 變異檔案，並手動編輯rx_fifo_reset的埠寬度。

    埠寬度應遵循 [number_of_channels-1：0] 的格式。

    此問題已在 Quartus II 軟體版本 10.0SP1 中解決。

    相關文章

    相關產品

    本文章適用於 5 產品

    Stratix® III FPGA
    Arria® II GX FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。