描述
由於 Quartus® II 軟體版本 14.1 的問題，在編譯包含使用 VHDL 產生的Altera串列快閃控制器的 Qsys 設計時，您將收到此錯誤。
解決方法
使用 Verilog 語言進行 Qsys 世代。
此問題已修復在 Quartus II 軟體的 15.0 版本中。
環境
Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相關產品
本文章適用於 33 產品
Stratix® V E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Intel® Arria® 10 GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Intel® Arria® 10 GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Intel® Arria® 10 SX SoC FPGA
MAX® V CPLD
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® II GZ FPGA
MAX® II CPLD
MAX® II Z CPLD
Intel® MAX® 10 FPGA
Stratix® IV E FPGA