文章 ID: 000074230 內容類型: 錯誤訊息 最近查看日期: 2018 年 12 月 11 日

關鍵警告 (332168):下列頻率傳輸沒有頻率不確定性分配。如需更準確的結果,請套用頻率不確定性作業,或使用derive_clock_uncertainty指令。

環境

  • 搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在編譯基於 UniPHY 的記憶體控制器 IP 時,您可能會在更適合的階段看到上面的關鍵警告。

    解決方法

    您可以安全地忽略這個關鍵的警告訊息。

    相關產品

    本文章適用於 1 產品

    Stratix® III FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。