文章 ID: 000074230 內容類型: 錯誤訊息 最近查看日期: 2018 年 12 月 11 日

關鍵警告 （332168）：下列頻率傳輸沒有頻率不確定性分配。如需更準確的結果，請套用頻率不確定性作業，或使用derive_clock_uncertainty指令。

環境

    搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在編譯基於 UniPHY 的記憶體控制器 IP 時，您可能會在更適合的階段看到上面的關鍵警告。

解決方法

您可以安全地忽略這個關鍵的警告訊息。

相關產品

本文章適用於 1 產品

Stratix® III FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。