是的。 在 Intel® Max® 10 雙配置Intel FPGA IP核心中,您需要在讀取偏移 4、5、6 和 7 之前,從偏移 2 觸發所需的作業。 偏移 2 有 4 位可觸發 4 個收銀機的讀取操作。 這些位不是單熱的。 因此,您可以在偏移 2 中啟用多個位,以觸發多個收銀機的讀取操作。
請注意,隨著要讀取的收銀機數量增加,在抵銷 2 操作後 ubusy 除錯的時間會變得更長。
請參閱 Intel® MAX® 10 FPGA組態使用者指南中的 表格 36。
是的。 在 Intel® Max® 10 雙配置Intel FPGA IP核心中,您需要在讀取偏移 4、5、6 和 7 之前,從偏移 2 觸發所需的作業。 偏移 2 有 4 位可觸發 4 個收銀機的讀取操作。 這些位不是單熱的。 因此,您可以在偏移 2 中啟用多個位,以觸發多個收銀機的讀取操作。
請注意,隨著要讀取的收銀機數量增加,在抵銷 2 操作後 ubusy 除錯的時間會變得更長。
請參閱 Intel® MAX® 10 FPGA組態使用者指南中的 表格 36。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。