文章 ID: 000074290 內容類型: 疑難排解 最近查看日期: 2011 年 11 月 15 日

ModelSim SE 在詳細闡述期間的分割錯誤

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您執行 ld 或 elab 指令 在 msim_setup.tcl UniPHY 型 IP 的腳本中 Core 在 ModelSim SE 中，您可能會在期間遇到分割錯誤 闡述。

    此問題適用于所有採用 UniPHY 技術的外部記憶體介面 使用 ModelSim SE 時的 IP 核心;這種行為不會隨之發生 ModelSim AE。

    解決方法

    此問題的解決方法是使用ld_debug或elab_debug指令 如腳本中 msim_setup.tcl 所提供，或是新增 vsim命令的-novopt選項 在腳本中。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。