文章 ID: 000074317 內容類型: 疑難排解 最近查看日期: 2019 年 10 月 04 日

在「晶片外查找敏感性處理」模式下，針對Intel® Stratix® 10 FPGA執行進階 SEU 偵測Intel® FPGA IP時，是否可以增加 SEU 錯誤 FIFO 深度？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 進階 SEU 偵測器 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，當針對Intel® Stratix® 10 FPGA即時執行進階 SEU 偵測Intel® FPGA IP時，您可以使用單事件不安 （SEU） 錯誤 FIFO 深度參數來修改內部 FIFO 的大小。

    解決方法

    此參數的價值將在 IP 支援的兩種實作模式中生效：晶片上查找敏感性處理和晶片外查找敏感性處理。從第 19.3 版開始 ，Intel® Stratix® 10 SEU 緩解使用指南 中已新增此相關資訊。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。