文章 ID: 000074338 內容類型: 疑難排解 最近查看日期: 2014 年 07 月 17 日

為什麼全球訊號分配為 |s0|rst_controller|alt_rst_sync_uq1|reset_out 我的 UniPHY 型 DDR3 控制器 IP 正在忽略？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在執行採用 UniPHY 技術的 DDR3 IP pin_assignments.tcl 腳本並編譯專案後，Quartus® II 軟體「分流作業配接器」報告錯誤地顯示重設訊號的全球訊號分配|s0|rst_controller|alt_rst_sync_uq1|reset_out。

     

     

    解決方法

    這項不容忽視的全球分配是由於舊程式碼分配所導致，而且可能會被忽略。

    此問題已從 Quartus® II 軟體版本 14.1 開始修復。

    相關產品

    本文章適用於 4 產品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。