文章 ID: 000074339 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 15 日

為什麼具有多個 MPFE 埠的 DDR3 HMC 與 ModelSim 一起進行模擬?

環境

  • Intel® Quartus® II 訂閱版
  • 模擬
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    啟用兩個或多個 MPFE 埠的 DDR3 硬記憶體控制器 (HMC) 設計,使用 ModelSim® 10.1b 或更早的模型模擬時,可能會在Avalon匯流排上體驗到鎖定狀態。這是因為每個 MPFE 埠的avl_ready訊號會低效且永遠維持在低位,因此模擬會被掛斷。

     

     

    解決方法

    此問題已在 Prime Edition 軟體版本 13.0 Intel® Quartus®修正。

    相關產品

    本文章適用於 11 產品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。