stratix10 rlc.xls 檔案中未包含 Intel® Stratix® 10 個裝置的每個針腳的 RLC 寄生值，可從Intel® 裝置的 IBIS 模型 下載
您必須先根據目標裝置產生 IBIS 模型，並在產生模型時啟用 RLC 選項。
您可以根據目標裝置和針腳分配，使用 Intel Quartus Prime® Edition 軟體產生 IBIS 模型檔案，並按照下列步驟取得 RLC 值。
移至「設定--> EDA 工具設定-->主機板層級訊號完整性分析-->格式：IBIS 並啟用模型選擇器和延伸模型選擇器。
然後在套用這些設定後重新編譯設計。
專案中所使用的每個針腳的 RLC 值將包含在所產生的 *.ibs 檔案中，如下列範例所示。RLC 值列在正確的列中。
[針腳] signal_name model_name R_pin L_pin C_pin
|
AA1 tx_datak （2）~pad 18_rtin_lv 1075.3m 6.327nH 2.200pF
AA2 tx_parallel_data （2）~pad 18_rtin_lv 976.1m 5.828nH 2.147pF
AA4 tx_parallel_data （15）~pad 18_rtin_lv 831.8m 4.855nH 1.948pF
AA5 VCCIO3A 電源
AA8 tx_parallel_data （20）~pad 18_rtin_lv 969.1m 5.378nH 2.470pF
AA9 tx_datak （1）~pad 18_rtin_lv 993.4 公尺 5.810nH 2.499pF
AB1 tx_parallel_data （24）~pad 18_rtin_lv 1074.7m 6.252nH 2.237pF