文章 ID: 000074400 內容類型: 錯誤訊息 最近查看日期: 2012 年 09 月 11 日

警告:Verilog HDL 始終在建構警告 <file name="">.v (): 變數 <name> 用於「永遠建構」中,但不在 Always Construct 的事件控制中。</name></file>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 此錯誤會在 Quartus 中發生®使用 II 軟體版本 4.0 時 always 使用通配卡建構,例如, always @ (*).

此問題從 Quartus II 軟體的 4.1 版本開始修復。

為了避免 4.1 之前版本中出現問題,請在建構的事件控制中 always 明確指定訊號,例如 always@( or or ) ,而不是 always@(*)

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。