文章 ID: 000074415 內容類型: 疑難排解 最近查看日期: 2017 年 12 月 01 日

Altera LVDS IP 的頻率相對齊 (CPA) 區塊是否支援 Stratix 10 裝置中的所有 SERDES 規格?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • LVDS SERDES Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在下列條件下,Quartus® Prime Pro 版本 17.1 之後的所有 SERDES 規格都支援在 10 裝置中 Intel® Stratix®Altera® LVDS IP 的頻率相對齊 (CPA) 區塊:

    • 使用外部 PLL 選項已關閉。
    • IP 核心功能模式為 TX、RX 非 DPA 或 RX DPA-FIFO。
    • tx_outclock相移是 180° 的倍數

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。