在修訂版 B Intel® Arria® 10 SoC 開發工具組上使用 .jic 檔案程式設計 EPCQ-L 設定裝置時,您可能會在 Intel® Quartus® Prime 軟體程式中看到下列錯誤訊息。
錯誤(209012):操作失敗。CONF_DONE未能高高在上
在預設情況下,開發工具組上的 JTAG 鏈由Intel Arria 10 FPGA、HPS 和 MAX® V 裝置 (I/O MUX CPLD) 組成。除此之外,主機板上的 TCK 頻率Intel® FPGA Download Cable II預設為 24 MHz
由於 MAX V 裝置的 JTAG TCK 最小期間為 100 ns,它是 JTAG 鏈中速度較慢的裝置,導致組態失效。
若要透過 .jic 檔案,在 Intel Arria 10 SoC 開發工具組上成功程式化 EPCQ-L 裝置,請遵循以下兩個步驟之一:
- 在使用預設主機板設定進行程式設計時(Intel Arria 10 和MAX JTAG 鏈中已啟用的 V 裝置)使用「jtagconfig --setparam JtagClock 6M」的命令將 JTAG 頻率降低到 6 MHz。
- 將《MAX SW3》的第 3 位設為關閉位置,從鏈中移除MAX V CPLD。