在 Quartus® II 軟體版本 7.1 SP1、7.2 和 7.2 SP1 中,ALT2GXB MegaWicasd 外掛程式在一般頁面選擇特定資料速率分割規格值時,不會列出某些輸入頻率頻率。例如,當您選擇資料速率分割係數為 4 的 4250 Mbps 資料速率時,未列出輸入頻率頻率 106.25 MHz。在 7.1 版本中列出 106.25 MHz 頻率。
由於 II GX TXPLL 和 RXPLL 中每個Stratix®的相頻率偵測器 (PFD) 至少需要 50 MHz 的輸入參考頻率,因此超級功能會限制特定頻率。在 Quartus II 軟體版本 7.1 之前,ALT2GXB 精靈包含特定資料速率分割規格值的輸入頻率頻率,這些值似乎違反了 RX PLL 的 PFD 限制。例如,對於 4250 Mbps 的資料速率和 4 的資料速率分割係數,輸入頻率頻率值 106.25 MHz .似乎違反 RXPLL 中 PFD 的輸入頻率頻率最低 50 MHz,因為 106.25 MHz 資料速率在提供給 PFD 之前除以 4。然而,在此情況下,Quartus II 軟體更適合調整 RXPLL 的乘數和分隔值,並選擇適當的值,以便在 PFD 的輸入下達到 50 MHz 最低頻率。Quartus II 軟體版本 7.1 SP1、7.2 和 7.2 SP1 錯誤地限制精靈中的輸入頻率頻率數值型別。106.25 MHz 設定是在此情況下輸入頻率頻率的有效設定。
若要在 7.1 SP1、7.2 或 7.2 SP1 版本中解決這個問題,請按照下列步驟操作:
- 在 ALT2GXB 兆功能的 MegaWi用外掛程式管理器中,選取輸入頻率頻率 的清單中列出的任何值。
- 完成精靈以產生 cusomized megafunction instantiation 包裝檔。
- 修改所產生包裝檔案中的下列參數,將輸入頻率頻率變更為 Quartus II 軟體版本 7.1 允許的值。
- 針對僅限 TX 的組態:
alt2gxb_component.cmu_pll_inclock_period
- 針對僅限 RX 的設定:
alt2gxb_component.rx_cru_inclock_period
- 有關完整的雙工配置配置:
alt2gxb_component.cmu_pll_inclock_period
和alt2gxb_component.rx_cru_inclock_period
這些參數在時間段內 (在 ps 中) 中指定。在 ps 中將有效的輸入頻率值 (版本 7.1 允許的輸入頻率值) 轉換為一個時間段。
例如:若要將 106.25 MHz 設定為 4250 Mbps 的資料速率,且資料速率分割係數為 4,以進行完整的雙工配置,請設定如下:
alt2gxb_component.cmu_pll_inclock_period = 9412
alt2gxb_component.rx_cru_inclock_period = 9412
(請注意,9412 ps = 1/106.25MHz) - 針對僅限 TX 的組態:
- 使用修改後的包裝檔案編譯設計。
若要模擬設計,請使用 Quartus II 軟體產生模擬網路清單檔案。若要產生功能模擬的網路清單,請按照下列步驟操作:
- 在「作業」功能表上,選擇 設置.
- 下 EDA 工具設定選擇 模擬.
- 選取 工具名稱 適用于您的協力廠商模擬工具。
- 在 輸出網路清單的格式 根據您的需求列出、選擇 VHDL 或 Verilog。
- 在 輸出目錄 field,指定 .vo 或 .vho 檔案的目錄。
- 點擊更多設定 並設定 僅針對功能模擬產生網路清單自 開啟.
- 編譯設計中包含 alt2gxb 的頂級模組(以及設計中使用的alt2gxb_reconfig模組 時的任何alt2gxb_reconfig實例)。
- 注意:您必須連接 reconfig_fromgxb 和 reconfig_togxb alt2gxb 與alt2gxb_reconfig實例之間的埠。否則,Quartus II 軟體會移除這些埠,而所產生的 .vo 或 .vho 模擬模型檔案無法如預期運作。
這個問題從 Quartus II 軟體版本 8.0 開始已經修復。