文章 ID: 000074491 內容類型: 疑難排解 最近查看日期: 2016 年 10 月 14 日

為何在 Stratix V、Arria V 或 Cyclone V 裝置中程式化防篡改位後，執行KEY_VERIFY JTAG 指令退回0x0 （六）？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

JTAG 指令，KEY_VERIFY是許多非強制性的 JTAG 指令之一，在 Stratix® V、Arria® V 或 Cyclone® V FPGAs中啟用防篡改位時停用。當執行非強制性指令，例如在程式設計防篡改位時KEY_VERIFY，TDI 會指向「旁路」收件器。因此，在設定篡改保護位時執行KEY_VERIFY指令將導致退回0x0 （hex）。

解決方法

若要檢查在裝置中是否已程式化防篡改位，請在執行KEY_VERIFY指令時改變使用者定義模式，並檢查收到的 TDO 模式是否已移入 \'0\'，

例如，假設您換0x15A（二進位 1 0101 1010）。如果將防篡改位程式化，因為 KEY_VERIFY=BYPASS，您應該會期望 0 1011 0100，最後 0 是「旁路」註冊的內容。

相關產品

本文章適用於 14 產品

Arria® V GT FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V E FPGA
Cyclone® V GT FPGA
Cyclone® V SE SoC FPGA
Stratix® V GS FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。