文章 ID: 000074536 內容類型: 疑難排解 最近查看日期: 2017 年 05 月 10 日

為什麼我發現 AVSTx8 資料訊號的「無法將多個針腳分配到針腳位置 PIN」的錯誤?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Avalon-ST x8 模式使用用於配置訊號專用 IO 的SDM_IO銀行,AVSTx8 無法放置在使用者I/O 針腳上。

    在 Intel Stratix10® 針腳連線指南第 7 頁,表3。Avalon-ST x8 模式使用SDM_IO針腳。SDM IO 銀行專屬的 IO 設定訊號,無法找到使用者 I/O。

    HTTPs:///content/dam/altera-www/global/en_US/pdfs/literature/dp/stratix-10/pcg-01020.pdf

    在 Stratix10 設定使用者指南頁面 12,table4 中,它表示 AVSTx8 訊號是專用的,不能使用雙重用途的使用者 IO。

    HTTPs:///content/dam/altera-www/global/en_US/pdfs/literature/hb/stratix-10/ug-s10-config.pdf

    在使用者模式期間,只有雙用途設定針腳可以作為使用者 I/O 使用。它以注意 15 說明。AVST_DATA、AVST_VALID和AVST_CLK。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。