文章 ID: 000074553 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼模擬與主機板測量中的 tREFI 值與 Altmemphy 和 UniPHY 型 DDR2 SDRAM 記憶體控制器所設定的值不同?

環境

  • Intel® Quartus® II 訂閱版
  • 搭載 UniPHY Intel® FPGA IP 的 LPDDR2 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    tREFI 會進行模擬,如果您在 DDR/DDR2/LPDDR2 MegaWi用中將 tREFI 設定為 7.8us 以內,主機板上可能會大於預期。

    DDR/DDR2/LPDDR2 SDRAM IP 具有MEM_TREFI參數,在記憶體頻率週期中定義 tREFI 參數。

    由於此參數的最低值限制在 780,因此當記憶體頻率變慢時,tREFI 會變大。

    例如,DDR2 SDRAM 的 tREFI 應為 3.9us >85C。但如果 DDR2 記憶體頻率為 125MHz (8ns),最低 tREFI 值可能是 8ns x 780 = 6.24us。

    適用于 DDR 的 tREFI 應為 7.8us。但如果 DDR 記憶體頻率為 76.9MHz (13ns),則最小 tREFI 值可以是 13ns x 780 = 10.14us。

    解決方法

    作為解決方法,如果 DDR 記憶體頻率低於 100MHz,或者在 DDR2 記憶體上將 tREFI 設定為 <7.8us,則可以變更MEM_TREFI參數

    *ddrx_controller_wrapper (Altmemphy 型 IP) 檔案或 *_c0 (UniPHY 型 IP) 檔案,以修正 tREFI 值。

    這個問題已在 Quartus® II 軟體版本 12.0 中得到解決。

    相關產品

    本文章適用於 14 產品

    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA
    Stratix® III FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。