文章 ID: 000074567 內容類型: 疑難排解 最近查看日期: 2019 年 03 月 19 日

Intel® Quartus® Prime Pro 軟體如何 Intel Stratix®在 10 個裝置中實作差分 SSTL 和 HSTL I/O，是否有已知問題？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，由於 Intel® Quartus® Prime Pro 軟體版本 17.0 或更新版本的問題，如果個別的 VREF 針腳未連接到電壓參考值，則在 Intel Stratix® 10 個裝置的雙向 I/O 上實作輸入訊號時，差分 SSTL 和 HSTL 輸入可能無法取樣輸入訊號。差分 SSTL 和 HSTL 輸入不應需要 VREF。

    解決方法

    此問題排定在未來版本的 Intel Quartus Prime Pro 軟體中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。