文章 ID: 000074574 內容類型: 疑難排解 最近查看日期: 2017 年 08 月 02 日

為什麼有些 MAX10 的 GPIO 會在使用 JTAG ISP、program.pof 到內部快閃時降低低階？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    原因在於 MAX10 中的 Speedmode。基本上，如果您使用 Quartus 程式設計程式程式來程式設計 MAX10 內部快閃，則它不會經過傳統的 JTAG ISP 流程。在 speedmode 中，將先將幫手檔案載入到 MAX10 中，以協助程式化內部快閃，這表示 GPIO 將遵循幫手 IP 設計，並導致低位下降。

    在 Speedmode 方面，提升整體 MAX10 程式設計時間是增強功能。它基本上將幫手檔案設定為 CRAM，並處理資料傳輸/程式設計。由於 MAX10 在內部快閃程式設計期間處於使用者模式，因此 GPIO 不會遵循 ISP 模式。實際上，GPIO 應在 JTAG ISP 模式期間為三狀態。

    解決方法

    問題將在 Quartus II 17.1 中解決。

    相關產品

    本文章適用於 1 產品

    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。