原因在於 MAX10 中的 Speedmode。基本上,如果您使用 Quartus 程式設計程式程式來程式設計 MAX10 內部快閃,則它不會經過傳統的 JTAG ISP 流程。在 speedmode 中,將先將幫手檔案載入到 MAX10 中,以協助程式化內部快閃,這表示 GPIO 將遵循幫手 IP 設計,並導致低位下降。
在 Speedmode 方面,提升整體 MAX10 程式設計時間是增強功能。它基本上將幫手檔案設定為 CRAM,並處理資料傳輸/程式設計。由於 MAX10 在內部快閃程式設計期間處於使用者模式,因此 GPIO 不會遵循 ISP 模式。實際上,GPIO 應在 JTAG ISP 模式期間為三狀態。
問題將在 Quartus II 17.1 中解決。