文章 ID: 000074586 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

我為什麼要將 PLL 輸入連接到 ALTMEMPHY 記憶體控制器設計的專用頻率輸入針腳?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

為了將輸出頻率抖動降到最低,不得使用全球或區域頻率網路,將輸入頻率針腳輸入至 ALTMEMPHY PLL。

 

PLL 的參考輸入頻率訊號必須由位於 PLL 附近的專用頻率輸入針腳驅動,或是來自鄰近 PLL 的頻率輸出訊號。

 

只有當與特定 PLL 相關的專用頻率輸入針腳用作頻率來源時,輸入和輸出延遲才得到全額補償。

 

如果 PLL 的頻率來源不是特定 PLL 的專用頻率針腳,則會增加抖動、產生計時空間,而且設計可能需要額外的全球或區域頻率。

 

因此,對於 ALTMEMPHY PLL 的頻率來源,專屬的 PLL 輸入頻率針腳深受讚賞。

 

如果參考頻率是從另一個 PLL 級聯,則必須以 無補償 模式和 低頻寬 模式設定上游 PLL。

相關產品

本文章適用於 1 產品

Stratix® III FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。