文章 ID: 000074590 內容類型: 疑難排解 最近查看日期: 2014 年 12 月 30 日

為什麼在 UniPHY 使用 DDR3 或 DDR2 SDRAM 硬記憶體控制器時，硬體中會出現 DQS 寫入序言 （tWPRE） 違規？

環境

    Intel® Quartus® II 訂閱版
    外部記憶體介面除錯元件 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® II 軟體存在問題，將硬記憶體控制器與 UniPHY 配合使用時，使用示波器探測訊號時可能會觀察到 tWPRE 時序違規。出現此問題的原因是並行終端電路 （讀取 OCT） 不會足夠早地切換到串聯終端模式，以防止 DQS 寫入前導碼的壓制。

解決方法

此問題不會影響硬體操作。如需更多詳細資訊，請與 Intel® IPS 支援聯絡。

相關產品

本文章適用於 9 產品

Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。