文章 ID: 000074628 內容類型: 疑難排解 最近查看日期: 2019 年 03 月 15 日

為什麼平行快閃記憶體載入器 II 無法Intel® FPGA IP設定Intel® Stratix® 10 個裝置？

環境

  • Intel® Quartus® Prime 設計軟體
  • MicroBlaster™ 快速被動式並列軟體驅動程式
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    Paraller Flash Loader II Intel® FPGA IP （PFLII IP） 將首先檢查 CONF_DONE 是否低。如果 IP 已經高，則無法繼續設定。因此 PFLII IP 無法設定Intel® Stratix® 10 個裝置。

    解決方法

    檢查 是否將CONF_DONE 拉起為 CONF_DONE ，不再需要將 INIT_DONE拉到 VCCIO_SDM。

    請注意， SDMIO_0 和 SDM_16 最初會被拉下。因此，透過拉起和內部下拉電阻的中間電壓等級可能會導致使用 PFLII IP 時的組態故障。

    PFLII IP 會低 CONF_DONE 訊號，作為運作狀態。對於 Intel® Stratix® 10 個裝置，這項要求已經變更。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。