Paraller Flash Loader II Intel® FPGA IP (PFLII IP) 將首先檢查 CONF_DONE 是否低。如果 IP 已經高,則無法繼續設定。因此 PFLII IP 無法設定Intel® Stratix® 10 個裝置。
檢查 是否將CONF_DONE 拉起為 CONF_DONE ,不再需要將 INIT_DONE拉到 VCCIO_SDM。
請注意, SDMIO_0 和 SDM_16 最初會被拉下。因此,透過拉起和內部下拉電阻的中間電壓等級可能會導致使用 PFLII IP 時的組態故障。
PFLII IP 會低 CONF_DONE 訊號,作為運作狀態。對於 Intel® Stratix® 10 個裝置,這項要求已經變更。