對於Intel® Arria® 10 和 Intel® Cyclone® 10 GX 裝置,在執行「報告 RSKM」時,您可以在執行「報告 RSKM」時,在Intel® Quartus® Prime Pro Edition 軟體中使用具有外部 PLL 組態的 LVDS SERDES Intel FPGA IP時,可能會發現以下錯誤。
Tcl 錯誤:錯誤:參數是具有多個物件的集合。指定一個物件的集合。執行「get_clock_info -期間get_clocks [索引$fclk_設定_name 0]]
為了避免此錯誤,請在 sdc 檔案中新增下列命令。
derive_pll_clocks-create_base_clocks