文章 ID: 000074723 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼我收到「無法達到最小設定並維持時間要求」的警告訊息,以altpll_reconfig兆功能?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 掃描塊從邏輯陣列到 PLL 的路由延遲可能大於掃描資料從邏輯陣列到 PLL 的路由延遲。因此,您必須保護您的設計免受正持有時間的侵害。在 scanclk 的下降邊緣上對掃描資料進行計時,提供半週期設定時間和半週期的固定時間,以防正握時間。Quartus® II 計時分析器在altpll_reconfig傳送時,不會偵測掃描clk 的倒轉。

為了防止 Quartus II 計時分析器報告在 altpll_reconfig 兆功能時發生違規時間的情況,請在掃描控制器上使用 scanclk 進行倒置的頻率設定。

如需詳細資訊,請參閱 Quartus II 手冊第 3 冊中的 TimeQuest 計時分析器 (PDF) 章節或 經典計時分析器(PDF) 章節。

 

相關產品

本文章適用於 2 產品

Stratix® FPGAs
Stratix® GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。