文章 ID: 000074724 內容類型: 錯誤訊息 最近查看日期: 2016 年 06 月 02 日

錯誤 （10161）：未宣告 Verilog HDL 錯誤在 rcfg_sdi_cdr.sv （*）：物件「altera_xcvr_native_a10_reconfig_parameters_CFG*」。驗證物件名稱是否正確。如果名稱正確，請宣告物件為。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 當您使用 Altera® 串列數位介面 （SDI） II IP MegaCore® 功能從 Quartus® Prime 軟體為 Arria® 10 裝置所產生的重新建構管理模組時，可能會遇到上述錯誤。重新建構管理檔案 （rcfp_sdi_cdr.sv） 需要從收發器產生的 CFG 檔案，才能確定要針對資料速率變更重新配置哪些收銀機。然而，Quartus Prime 軟體無法辨識收發器庫檔案外的這些檔案。
    解決方法

    若要解決此問題，請在您的專案 Quartus 設定檔案 （qsf） 檔案中新增下列收發器庫：

    set_global_assignment───名稱 SYSTEMVERILOG_FILE /sdi_rcfg_mgmt/rcfg_sdi_cdr.sv -程式庫_altera_xcvr_native_a10_160

    這個問題排定在 Quartus 軟體日後發行時解決。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。