重大問題
描述
當使用者嘗試設定某些 IP 會導致問題時，會觸發此問題 不同的埠清單。在這種情況下，Qsys Pro 會在下端產生 VHDL 包裝檔案 相同的系統世代目錄。
例如，如果從 IP 將兩 reset_bridge 個加入 Qsys Pro 系統
目錄，並設定一個使用重設要求訊號，另一個不使用
重設請求訊號。當您選擇「產生 VHDL」進行合成或
模擬。您可以發現在系統生成下產生了兩個檔案
目錄。嘗試編譯時，會出現下列錯誤： VHDL use
clause error at xxx : VHDL design library does
not contain primary unit xxx。
解決方法
產生 Verilog 而不是 VHDL。