描述
在為 PCI Express 實作硬 IP （HIP） 時，應在 Stratix® V 裝置上找到的四個專用 PCI® Express nPERST* 針腳。
每個 PCIe HIP 僅使用一個 nPERST 針腳。Stratix V 裝置總是列出所有四個針腳，即使目標裝置只有 1 或 2 個 PCIe HIP。以下列出這些針腳。
nPERSTL0 = 左下角 PCIe HIP 與 CvP
nPERSTL1 = 左上端 PCIe HIP（可用時）
nPERSTR0 = 右下角 PCIe HIP（可用時）
nPERSTR1 = 右上角 PCIe HIP（可用時）
為了獲得最大的相容性，我們建議先使用左下角 PCIe HP，因為這是唯一支援 CvP 的位置（透過通訊協定進行配置-透過 PCIe 連結）。
例如：使用左下角 PCIe HIP 位置時，只需將 PCIe 插槽的 nPERST 直接連接到裝置上的 nPERSTL0，這等同于 IP 實例上的訊號pcie_rstn。
專用 nPERST 針腳可能由 3.3V 驅動，無論銀行的 VCCIO 電壓等級，沒有等級轉譯器，只要輸入訊號符合 LVTTL VIH/認層規格，並且只要符合 Stratix V 手冊中 Stratix所定義的 100% 操作超寫規格。