文章 ID: 000074787 內容類型: 疑難排解 最近查看日期: 2020 年 04 月 15 日

為什麼部分重新配置 （PR） 的 Raw Binary File （rbf） 大小在受限於 Intel® Arria® 10 裝置的不同 LogicLock 區域位置時，會有很大差異？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Intel® Arria® 10 AX016/AS016/AX032/AX032 裝置上執行部分重新配置 （PR） 時，產生的原始二進位檔案 （rbf） 大小可能因晶片規劃師中不同 LogicLock 位置而有所不同，即使 LogicLock 區域大小相同。舉例來說，將 PR LogicLock 區域限制在晶片規劃師的底部，可能會導致 rbf 檔案大小比晶片規劃師中限制到頂部的 10 倍大，因此會導致較長的 PR 設定時間。

    這是Intel Arria 10 AX016/AS016/AX032/AS032 裝置的預期行為。當 PR LogicLock 區域位於裝置底部時，產生的 rbf 將包含從頂部到 PR 區域的所有框架，因此預期會產生更大的 rbf 檔案。

    解決方法

     

    如果對 PR 設定時間敏感，則會限制裝置頂部的 LogicLock 區域，以取得更小的 rbf 檔案。

     

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。