文章 ID: 000074869 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 13 日

為什麼在 Quartus II 軟體版本 12.0 中看到 10G PCS 與核心之間傳輸的新時序違規?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 在 Quartus® II 軟體版本 12.0 中,計時分析可能會顯示 10G PCS 與核心之間的新故障路徑。這些路徑可能並未顯示使用先前版本 Quartus II 軟體編譯的相同設計故障。
解決方法 這些故障可能是由跨頻率域傳輸所引起。可能無法確定關閉時間。因此,如果這些傳輸需要成功進行,請插入同步註冊機或 FIF。否則,如果頻率組是非同步或相互排斥,則可以從 Synopsys Design Constraints (.sdc) 檔案中的計時分析中切斷這些路徑。

相關產品

本文章適用於 7 產品

Stratix® V GX FPGA
Stratix® V GT FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® V GS FPGA

1

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。