儘管 LVDS SERDES Intel® FPGA IP使用指南 在 LVDS SERDES IP Core PLL 設定一節中說明,表 10。PLL 設定標籤:
「這個選項可讓您從 PLL 存取所有可用的頻率,並使用進階 PLL 功能,例如頻率切換、頻寬預設、動態相步和動態重新配置。」
然而,由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.4 中出現問題,您可能會看到下列錯誤訊息:
錯誤(18694):PLL 上的參考頻率「external_pll|external_pll|altera_iopll_i|c10gx_pll|iopll_inst」會傳送Altera LVDS SERDES IP 實例,並非由同一銀行專用的參考頻率針腳驅動。使用專用的參考頻率針腳,保證符合 LVDS SERDES IP 最大資料速率規格。
此問題已在 Intel® Quartus® Prime Pro Edition 軟體版本 20.1 中修復。