文章 ID: 000074897 內容類型: 疑難排解 最近查看日期: 2014 年 11 月 14 日

不支援 Deinterlacer II 和廣播除錯器的 Qsys 世代

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    Deinterlacer II 和廣播除錯器 IP 核心確實 不支援 Qsys 世代與合成。此問題影響到任何 使用 Deinterlacer II 或廣播除錯器 IP 核心的系統 這是在 Qsys 版本 14.0 Arria 10 中產生。

    解決方法

    若要解決此問題,請按照下列步驟操作:

    使用較早版本孤立地產生 IP 核心 Qsys。

    然後新增所產生的 HDL 檔案(位於合成中) 目錄) 至 14.0 Arria 10 Quartus II 專案。

    從專案中移除相關的 .qip 檔案。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。