由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.1 中的問題,使用 10 LVDS SERDES IP Intel® Stratix® 時,ModelSim* GUI 可能會看到下列警告(如下所示):
**警告:。。/ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv (1):(vlog13233) 設計單元「ip_ad_lvds_altera_lvds_core14_181_ibrwinq」已經存在,而且將會被覆寫。以 Verilog 模組覆寫 VHDL 實體。
這個問題沒有解決方法。
此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。