文章 ID: 000074968 內容類型: 疑難排解 最近查看日期: 2020 年 10 月 07 日

為什麼 IOPLL 重新配置的mgmt_waitrequest訊號Intel FPGA在 10 FPGA Intel® Stratix®和® Intel Agilex 7 個裝置中執行動態相移時，表現不如預期？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 19.4 和更早版本的已知問題， IOPLL Reconfig Intel FPGA 在 Intel Stratix 10 個裝置和 7 個裝置中的® Intel Agilex mgmt_waitrequest®訊號輸出將以與 Intel® Stratix® 10 頻率與 PLL 使用者 Intel Agilex® 指南中所述的方式相反的方式運作，並在需要動態相移 （DPS） 時進行除名，並主張完成後。

     

     

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition Software 版本 20.2 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。