重大問題
大多數顯示違規的路徑都在非同步訊號之間，因此是錯誤的時間路徑。此外，由於mgmt_clk_clk與refclk_clk之間沒有任何關係，因此違反時序的行為代表錯誤的途徑。為了消除這些錯誤路徑的計時錯誤，您可以將下列陳述新增到您的 Synopsis Design Constraints File （.sdc）。
set_false_path -從 [get_clocks refclk_clk] 到 [get_clocks mgmt_clk_clk]
set_false_path ──get_clocks mgmt_clk_clk───[get_clocks refclk_clk]
set_false_path──從 [get_clocks {*|alt_pma_0|alt_pma_sv_inst|sv_xcvr_generic_inst|channel_tx[0].duplex_pcs|ch[0].rx_pcs|clocktopld[]-到[get_clocks mgmt_clk_clk]
在下列代碼中，mgmt_clk_clk領域的計時路徑並非錯誤路徑;然而，您可以 忽略這些錯誤或其他位於軟 XAUI IP 核心中的錯誤。
1. 從節點 top：i|top_0002：top_inst|top_alt_xcvr_reconfig_0：alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog：analog_reconfig_instance|alt_xcvr_reconfig_analog_sv：reconfig_analog_sv|chnl_addr_reg[7]
;至節點;top：i|top_0002：top_inst|top_alt_xcvr_reconfig_0：alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog：analog_reconfig_instance|alt_xcvr_reconfig_analog_sv：reconfig_analog_sv|analog_reconfig_readdata[2] ;
2. 從節點：top：i|top_0002：top_inst|top_alt_xcvr_reconfig_0：alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog：analog_reconfig_instance|alt_xcvr_reconfig_analog_sv：reconfig_analog_sv|chnl_addr_reg[7] ;
;至節點;top：i|top_0002：top_inst|top_alt_xcvr_reconfig_0：alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog：analog_reconfig_instance|alt_xcvr_reconfig_analog_sv：reconfig_analog_sv|analog_reconfig_readdata[3] ;
最後，XAUI PHY 的軟 IP 實作可能會顯示違反時間的行為，也可能被安全地取用。
不需要任何解決方法。