文章 ID: 000075111 內容類型: 錯誤訊息 最近查看日期: 2015 年 02 月 20 日

警告 (332060):節點:*inst_twentynm_hssi_common_pcs_pma_interface~pma_hclk.reg 確定為頻率,但未進行相關的頻率分配即可找到。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 PCI Express Intel® Arria® 10 硬 IP 的計時限制問題,您可能會在計時分析器中遇到下列警告:

節點:<ip 實例>|altpcie_a10_hip_hwtcl:pcie_1x|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_a10_hip_pllnphy:g_xcvr.altpcie_a10_hip_pllnphy|phy_g1x1:g_xcvr.g_phy_g1x1.phy_g1x1|altera_xcvr_native_a10:phy_g1x1|twentynm_xcvr_native:g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_rev_20nm5es2:twentynm_xcvr_native_inst|twentynm_pcs_rev_20nm5es2:inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_20nm_hssi_common_pcs_pma_interface~pma_hclk.reg 確定為時鐘,但未進行相關的頻率分配即可找到。

解決方法

使用下列計時限制以正確限制此頻率:

create_generated_clock-姓名 {pcie_1x|pma_hclk_by2® -來源 [get_pins-compatibility_mode {*altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a10_hip_pllnphy|g_pll.g_pll_g1g2x1.fpll_g1g2x1|fpll_g1g2x1|fpll_refclk_select_inst|refclk[] -duty_cycle 50.000 -multiply_by 5-divide_by 2 [get_pins-compatibility_mode {*altpcie_a10_hip_pipen1b|g_xcvr.altpcie_a1 _hip_pllnphy|g_xcvr.g_phy_g1x1.phy_g1x1|phy_g1x1|g_xcvr_native_insts[0]。twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_20nm_hssi_common_pcs_pma_interface|sta_pma_hclk_by2\]

這個問題將在 Quartus® II 軟體的未來版本中解決。

相關產品

本文章適用於 3 產品

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。