文章 ID: 000075124 內容類型: 錯誤訊息 最近查看日期: 2012 年 12 月 21 日

錯誤 （175001）：無法放置分數 PLL <pll name=""></pll>

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體中擴充上述錯誤訊息時，在鎖定Stratix® V、Arria® V 和Cyclone® V 裝置時，您可能會收到下列錯誤訊息：

    錯誤 （177020）：PLL 參考頻率輸入針腳<pin 名稱>未放置在可達到小數 PLL <PLL 名稱的專用輸入針腳中>

    嘗試用 CLKn 針腳直接輸入一小部分 PLL 時，會產生此錯誤訊息對。

    解決方法

    在 CLKn 針腳和 PLL 的輸入埠之間放置一個頻率 contol Block （ALTCLKCTRL 超級功能），如下所示：

    例子：

    Figure 1

    相關文章

    相關產品

    本文章適用於 14 產品

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。