文章 ID: 000075135 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 12 日

為什麼我的Stratix V PCI Express Gen1/2 連結無法正確訓練？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Stratix® V PCI Express® 硬 IP 核心中第 1 代與第 2 代設計未達到最佳 PMA 設定，您的 PCI Express 連結無法正確訓練至 L0 狀態時可能會遇到問題，反而可能會發現 LTSSM 切換在 0、1、2、4、0、1、2、4....

    解決方法

    此問題已在 Quartus® II 軟體版本 12.0 DP2 及更新版本中修復。 有關安裝裝置修補程式 （DP） 的說明，請參閱下列連結：

    HTTP://www.altera.com/support/kdb/solutions/rd06202012_726.html

    相關產品

    本文章適用於 2 產品

    Stratix® V GX FPGA
    Stratix® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。