重大問題
描述
此問題影響到 V 和 Cyclone V HPS 介面Arria。
NC-Sim 模擬器需要每個檔案包含一個時間 擴充指令。部分Altera Verilog 或 System Verilog 檔案 因為 HPS 模擬可能缺少所需的時間範圍。
解決方法
此問題的解決方法是將下列內容新增到任何 遺失時間範圍指令的檔案：
timescale 1 ps / 1 ps
此問題將在未來的版本中解決。