描述
在相鎖迴圈 （PLL） 重新配置計算機中，Stratix® V、Arria® V 或 Cyclone® V 裝置，分數 PLL 頻寬設定固定為「低」。無法修改計算機中的頻寬設定，因為資料表中的抖動規格僅涵蓋頻寬低的一小部分 PLL。
解決方法
如果您需要將零分 PLL 頻寬設定重新設定為「高」，請調用 PLL Intel FPGA IP參數編輯器，並隨所需的計數器設定進入頻寬設定。產生 MIF 檔案並尋找此 MIF 檔案中的位設定。