文章 ID: 000075161 內容類型: 疑難排解 最近查看日期: 2014 年 09 月 02 日

為什麼在 Stratix V、Arria V 和 Cyclone V 收發器裝置上執行三重標準通訊協定時，我無法合併多個共用單一 Tx PLL 的 SDI IP 實例？

環境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    三重標準模式中的 SDI IP 可執行 PLL 重新配置，以在 Stratix® V、Arria® V 和 Cyclone® V 收發器裝置上切換資料速率。如果超過一個 IP 實例共用單一收發器 Tx PLL，則需要XCVR_TX_PLL_RECONFIG_GROUP .qsf 分配。收發器 PHY IP 使用者指南的「PLL 重新配置」區段會說明此作業的詳細資訊。

    HTTP://www.altera.com/literature/ug/xcvr_user_guide.pdf

    解決方法

     

    相關產品

    本文章適用於 10 產品

    Stratix® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。