重大問題
描述
Quartus II 軟體無法執行計時分析 Cyclone IV GX ×變異中的FPGA網狀架構;因此，變異 如果無法進行時序分析，則無法辨識。
此問題會影響 Cyclone IV GX 裝置中的×變異。
解決方法
頻率限制
您可以手動建立所需的頻率限制。 提供方程 針對此限制。在此方程 125 為 8.000 62.5 MHz 應用程式頻率的 MHz 應用程式頻率和 16。
# create_clock -name {core_clk_out} -period
-waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst
| core_clk_out~clkctrl}] |
此問題已修復在 Quartus II 軟體的 10.1 版本中。