描述
Stratix IV 手冊第 2 冊中「Stratix IV 頻率」章節中的「基本 （PMA Direct） 模式中的左/右 PLL 需求」區段，指定需要使用左/右 PLL，以滿足FPGA網狀架構與發射器 PMA 介面之間比某些資料速率高出的基本 （PMA-Direct） 配置的時間。 這些左/右 PLL 應放置在裝置的同一端，以滿足時間。
Quartus® II 軟體版本 9.0 可能會錯誤地將這些左/右 PLL 放置在裝置的另一端。
為了確保 Quartus II 軟體將左右 PLL 放在同一端，請使用下列兩個選項之一：
-
根據位置分配指定左/右 PLL
-
在「作業編輯器」中尋找 PLL 輸出頻率。
-
按一下「作業編輯」功能表，開啟「作業編輯」
-
按一下類別視窗中的PLL
-
按兩下 「To 」欄中的空白欄位，然後按一下右側的箭頭以選取 「尋找節點」。
-
針對您的特定 ALTPLL 實例找到並選取 PLL 輸出頻率。
-
按一下「確定」以關閉「尋找節點」。 PLL 輸出頻率訊號名稱現在已在To欄中安裝。
-
透過在「位置」欄中按兩下並選擇特定的 PLL，為您的 PLL 輸出頻率指派特定的物理 PLL #。 您應該在裝置的同一端選取與收發器通道相同的 PLL。 舉例來說，如果相關的收發器通道是 GXBR0、GXBR1、GXBR2 或 GXBR3，請選取右側 PLL （例如 - PLL_R4）。
-
透過「邊緣」分配指定左/右 PLL
-
在「 作業編輯器」中尋找左/右 PLL 輸出頻率。
-
按一下「作業編輯」功能表，開啟「 作業編輯」。
-
按一下類別視窗中的邊緣
-
按兩下 「到」 欄中的空白欄位，然後按一下右側的箭頭以選取 「尋找節點」。
-
針對您的特定 ALTPLL 實例尋找並選擇 PLL 輸出頻率
-
按一下「確定」以關閉「尋找節點」。 PLL 輸出頻率訊號名稱現在應安裝在To欄中。
-
透過在「位置」欄中連按兩下並選擇特定的邊緣，為您的 PLL 輸出頻率指派特定邊緣。 選擇EDGE_LEFT選項，如果相關的收發器通道位於裝置的左側，或選擇EDGE_RIGHT選項，如果相關的收發器通道位於裝置的右側。
若要進行驗證，您可以在更合適的程式完成後，使用 Quartus II 晶片規劃器找到並確認 ALTPLL 實例的實體位置。