文章 ID: 000075232 內容類型: 錯誤訊息 最近查看日期: 2014 年 10 月 15 日

EMIF/PHYLite 編譯期間晶片規劃師/LogicLock 的內部錯誤

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您使用 Quartus II 軟體Arria 10 版 v13.1 編譯包含外部記憶體介面 (EMIF) 的設計 或 PHYLite 介面,可能會出現下列錯誤訊息:

    內部錯誤:子系統:CPLL,檔:/quartus/periph/cpll/refclk_gen6_param_util.cpp, 行:113

    開始:1,結束:2,驅動程式:4

    解決方法

    放置參考頻率針腳和一個 EMIF 或 PHYLite I/O 同一個IO_BANK針腳。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。