文章 ID: 000075235 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Stratix IV 技術資料表中所述的 D1-D6 IOE 可程式化延遲值是否代表與 D1-D6 可用設定不同的總延遲或基本延遲？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Stratix® IV 技術資料表中所述的 D1-D6 IOE 可程式化延遲值，代表各自為 D1-D6 可用設定的總延遲。大約延遲投注步驟是 D1-D6 總延遲除以各自可用的設定。

相關產品

本文章適用於 3 產品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。