文章 ID: 000075245 內容類型: 疑難排解 最近查看日期: 2014 年 02 月 10 日

為什麼我的 Cadence* NCSIM* Arria® V PCIe* 模擬失敗，完全陷入 L0 和超時？

環境

  • Intel® Quartus® II 訂閱版
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Arria® V 硬 IP
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Arria® V GZ 硬 IP
  • 適用於 PCI Express* 的 V 系列 Avalon-MM DMA
  • 適用於 PCI Express* Intel® FPGA IP 的 Arria® V 硬 IP
  • 適用於 PCI Express* Intel® FPGA IP 的 Arria® V GZ 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於在 Quartus® II 版本 13.0SP1 中使用 Cadence* NCSim* 模擬 PCI* Express* 的 Arria® V 硬 IP 時發生問題，因此必須更新模擬模型。

    解決方法

    更新的檔案可在 NewArriaVModelFiles.zip 找到，並取代位置的現有檔案：

    \quartus\eda\sim_lib\cadence

    這個問題已經從 Quartus® II 版本 14.0 開始修復。

    相關產品

    本文章適用於 5 產品

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。