文章 ID: 000075276 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 18 日

使用 ATX PLL 時，針對 PCI Express IP Core 的Stratix V 硬 IP 報告核心的頻率錯誤

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    報告頻率 coreclkout 錯誤 針對 ATX PLL 時適用于 PCI Express IP Core 的 Stratix V 硬 IP 用於第 1 代與第 2 代 ES 裝置中。針對第 2 代 ES 變異，頻率 Quartus II 軟體報告為 coreclkout 實際頻率的一半。針對第 1 代 ES 變異，頻率 Coreclkout 的 Quartus II 軟體報告是四分之一 實際頻率

    解決方法

    此問題已在 Stratix V 硬碟版本 12.1 中修正 適用于 PCI Express IP Core 的 IP。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。