文章 ID: 000075311 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 10 日

HPS DDR3 中的進階頻率相控制調整是否有效?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 您可能會注意到 HPS GUI PHY 設定標籤中的進階頻率相控制設定。變更相值對 PLL 輸出頻率的階段沒有影響。
    解決方法 進階頻率相控制調整將在未來版本的 Quartus 中移除® II 軟體。

    相關產品

    本文章適用於 5 產品

    Cyclone® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。