描述
為什麼在 Stratix IV 裝置中模擬 DDR、DDR2 或 DDR3 高效能 （HP） 控制器時，會出現下列錯誤？
錯誤：（vsim-3033）。。/../../..//_phy_alt_mem_phy.v （4988）：stratixiii_ddio_in的統計失敗。 找不到設計單元
DDR、DDR2 和 DDR3 SDRAM 高效能 （HP） 控制器在模擬控制器Stratix® IV 裝置時使用stratixiii_ddio_in，因為 Stratix III 和 Stratix IV 的架構是相同的。
在模擬Stratix IV 設計時，在模擬中包括以下程式庫：
針對 VHDL：
1. /eda/sim_lib/stratixiii_atoms.vhd
2. /eda/sim_lib/stratixiii_元件.vhd
針對 Verilog：
1. /eda/sim_lib/stratixiii_atoms.v