描述
Intel® Stratix®使用硬核處理器系統外部記憶體介面 （HPS EMIF）、PCIe、eSRAM 或高頻寬記憶體 （HBM2） 時，10 個裝置對於成功配置有額外的頻率需求。
適當的 PLL 校準需要參考頻率，以確保上述 IP 模組在裝置完成組態並進入使用者模式時，能夠正常運作。如果由於缺少參考頻率而無法正確校準 PLL，安全裝置管理員 （SDM） 韌體會為裝置配置開啟大門。因此，使用者必須在設定開始前，為這些 IP 模組提供一個自由運行、穩定的參考頻率。以下為個別 IP 所需的參考頻率：
| Ip | 頻率針腳 |
|---|---|
| HBM2 | pll_ref_clk與ext_core_clk |
| eSRAM | CLK_ESRAM_[0，1]p 和 CLK_ESRAM_[0，1]n |
| HPS EMIF | pll_ref_clk |
| L-和 H-Tile PCIe 通道 | REFCLK_GXB |
| E-Tile 收發器通道 | REFCLK_GXE |
對於Intel® Stratix® 10 個 L/H 晶片裝置，PCIe 使用案例的參考頻率要求是強制性的，但是對於非 PCIe 使用案例來說，對於成功的裝置配置並非強制性。針對 PCIe 使用案例，SDM 韌體將等待 PLL 校準代碼，以確保 PLL 經過正確校準，以釋放進入使用者模式的裝置。因此，PLL 校準的參考頻率是強制性的。對於非 PCIe 使用案例，在配置期間沒有參考頻率供應，沒有適當的 PLL 校準代碼，SDM 韌體將無法將裝置配置閘門。使用者可在使用者模式中校準收發器 PLL，讓收發器通道正常運作。
對於Intel® Stratix® 10 個 E 晶片裝置，對於成功的裝置配置，參考頻率要求是強制性的。將組態韌體載入至 Intel® Stratix® 10 個 E 磚裝置時，需要參考頻率。
解決方法
如果在設定開始前在設計中使用收發器、PCIe、HPS EMIF、eSRAM 和 HBM2 IP 模組，請確保提供自由執行、穩定的參考頻率。